CypressメーカーCY14B104NAの使用説明書/サービス説明書
ページ先へ移動 of 23
PRELIMINARY CY14B104LA, CY14B104NA 4 Mbit (512K x 8/256K x 16) nvSRAM Cypress Semiconducto r Corporation • 198 Champion Court • San Jose , CA 95134-1709 • 408-943-2600 Document #: 001-49918 Rev .
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 2 of 23 Pinout s Figure 1. Pin Diagram - 48 FBGA Figure 2. Pi n Diagram - 44 Pin TSOP II WE V CC A 11 A 10 V CAP A 6 A 0 A 3 CE N.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 3 of 23 Figure 3. Pin Diagram - 54 Pin TSOP II (x16) Pin Definitions Pin Name I/O T ype Description A 0 – A 18 Input Address Inputs Used to Select one of the 524,2 88 by tes of the nvSRAM for x8 Configuratio n .
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 4 of 23 Device Operation The CY14B104LA/CY14B104NA nvSRAM is made up o f two functional components paired in the same physical cell. They are a SRAM memory cell and a n onvolatile QuantumTrap cell.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 5 of 23 remains disabled until the HSB pin returns HIGH. Lea ve the HSB unconnected if it is not used. Hardware RECALL (Power Up) During power up or after any low power condition (V CC <V SWITCH ), an internal RECALL re quest is latched.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 6 of 23 Preventing AutoStore The AutoS t ore function is disab led by initia ting an AutoS tore disable sequence. A sequence of read ope rations is performed in a manner similar to the software STORE initiation.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 7 of 23 Best Practices nvSRAM products have been used effectively for over 15 years.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 8 of 23 Maximum Ratings Exceeding maximum ratings may impair the useful life of the device. These us er guidelines are not teste d . S torage T emperature ..................... ...
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 9 of 23 AC T est Conditions Input Pulse Levels ..................... .............. .............. ... 0V to 3V Input Rise and Fall T imes (10% - 90%) .............. .......... < 3 ns Input and Output T iming Reference Levels .
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 10 of 23 AC Switching Characteristics Parameters Description 20 ns 25 ns 45 ns Unit Cypress Parameters Alt Parameters Min Max Min.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 1 1 of 23 Figure 7. SRAM Read Cycle #2: CE and OE Controlled [3, 13, 17] Figure 8.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 12 of 23 Figure 9. SRAM Write C ycle #2: CE Controlled [3, 16, 17, 1 8] Figure 10.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 13 of 23 AutoStore/Power Up RECALL Parameters Description 20 ns 25 ns 45 ns Unit Min Max Min Max Min Max t HRECALL [19] Power Up .
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 14 of 23 Sof tware Controlled STORE/RECALL Cycle In the following table, the software controlled STORE and RECALL cycle parameters are listed.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 15 of 23 Hardware STORE Cycle Parameters Description 20 ns 25 ns 45 ns Unit Min Max Min Max Min Max t DHSB HSB T o Outp ut Active.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 16 of 23 T ruth T able For SRAM Operations HSB should remain HIGH for SRAM Operations.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 17 of 23 Ordering Information Speed (ns) Ordering Code Package Diagram Package T ype Operating Range 20 CY14B104LA-ZS20XCT 51-850.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 18 of 23 45 CY14B104LA-ZS45XCT 51-85087 44-pin TSOP II Commercial CY14B104LA-ZS45XC 51-85087 44-pin TSOP II CY14B104LA-ZS45XIT 51.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 19 of 23 Part Numbering Nomenclature Option: T - T ape & Reel Blank - S td. S peed: 20 - 20 ns 25 - 25 ns Data Bus: L - x8 N - x16 Densit y: 104 - 4 Mb V olt age: B - 3.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 20 of 23 Package Diagrams Figure 16. 44-Pin TSOP II (51-85087) MAX MIN. DIMENSION IN MM (INCH) 11.938 (0.470) PLANE SEATING PIN 1 I.D. 44 1 18.517 (0.729) 0.800 BSC 0° -5° 0.400(0.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 21 of 23 Figure 17. 48 -Ball FBGA - 6 mm x 10 mm x 1.2 mm (51-85128) Package Diagrams (continued) A 1 A1 CORNER 0.75 0.75 Ø0.30±0.05(48X) Ø0.25 M C A B Ø0.05 M C B A 0.15(4X) 0.
PRELIMINARY CY14B104LA, CY14B104NA Document #: 001-49918 Rev . *A Page 22 of 23 Figure 18. 54-Pin TSOP II (51-85160) Package Diagrams (continued) 51-85160 -** [+] Feedback.
Document #: 001-49918 Rev . *A Revised March 1 1, 2009 Page 23 of 23 AutoS tore and QuantumT rap are registered trademarks o f Cypress Se miconductors. All other pro ducts a nd compan y names mention ed i n this document a re the tradem arks of the ir respectiv e holders.
デバイスCypress CY14B104NAの購入後に(又は購入する前であっても)重要なポイントは、説明書をよく読むことです。その単純な理由はいくつかあります:
Cypress CY14B104NAをまだ購入していないなら、この製品の基本情報を理解する良い機会です。まずは上にある説明書の最初のページをご覧ください。そこにはCypress CY14B104NAの技術情報の概要が記載されているはずです。デバイスがあなたのニーズを満たすかどうかは、ここで確認しましょう。Cypress CY14B104NAの取扱説明書の次のページをよく読むことにより、製品の全機能やその取り扱いに関する情報を知ることができます。Cypress CY14B104NAで得られた情報は、きっとあなたの購入の決断を手助けしてくれることでしょう。
Cypress CY14B104NAを既にお持ちだが、まだ読んでいない場合は、上記の理由によりそれを行うべきです。そうすることにより機能を適切に使用しているか、又はCypress CY14B104NAの不適切な取り扱いによりその寿命を短くする危険を犯していないかどうかを知ることができます。
ですが、ユーザガイドが果たす重要な役割の一つは、Cypress CY14B104NAに関する問題の解決を支援することです。そこにはほとんどの場合、トラブルシューティング、すなわちCypress CY14B104NAデバイスで最もよく起こりうる故障・不良とそれらの対処法についてのアドバイスを見つけることができるはずです。たとえ問題を解決できなかった場合でも、説明書にはカスタマー・サービスセンター又は最寄りのサービスセンターへの問い合わせ先等、次の対処法についての指示があるはずです。