CypressメーカーCY14B108Lの使用説明書/サービス説明書
ページ先へ移動 of 24
PRELIMINARY CY14B108L, CY14B108N 8 Mbit (1024K x 8/512K x 16) nvSRAM Cypress Semiconductor Corpora tion • 198 Champion Court • San Jose , CA 95134-1709 • 408-943-2600 Document #: 001-45523 Rev .
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 2 of 24 Pinout s Figure 1. Pin Diagram - 48 FBG A Figure 2. Pin Diag ram - 44/54-Pin TSOP II WE V CC A 11 A 10 V CAP A 6 A 0 A 3 CE.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 3 of 24 T able 1. Pin Definitions Pin Name I/O T yp e Description A 0 – A 19 Input Address Inputs Used to Sele ct one of the 1, 048,576 bytes of the nvSRAM fo r x8 Configuration .
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 4 of 24 Device Operation The CY14B108L/CY1 4B108N nvSRAM is made up of two functional components paired in the same physical cell. They are a SRAM memory cell and a n onvolatile QuantumTrap cell.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 5 of 24 STORE operation is complet ed, the CY14B108L/CY14B108N remains disabled until the HSB pin returns HIGH.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 6 of 24 T able 2. Mod e Selection CE WE OE, BHE , BLE [3] A 15 - A 0 [5] Mode IO Power H X X X Not Selected Output High Z S tandby .
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 7 of 24 Preventing AutoStore The AutoS t ore function is disabled by initiating an AutoS tore disable sequence. A sequence of read ope rations is performed in a manner si milar to the Software STORE initiation.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 8 of 24 Maximum Ratings Exceeding maximum ratings may impair the useful life of the device. These us er guidelines are not teste d. S torage T emperature ............. ..............
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 9 of 24 AC T est Conditions Input Pulse Levels ...... ............... .............. ........... ...... 0V to 3V Input Rise and Fall T imes (10% - 90%) ................. ....... < 3 ns Input and Output T iming Reference Levels .
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 10 of 24 AC Switching Characteristics Parameters Descriptio n 20 ns 25 ns 45 ns Unit Cypress Parameters Alt Parameters Min Max Min .
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 1 1 of 24 Figure 6. SRAM Read Cycl e #2: CE and OE Controlled [3, 1 1, 15] Figure 7.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 12 of 24 Figure 8. SRAM W rite Cycle #2: CE Controll ed [3, 14, 15, 16] Figure 9. SRAM Write Cycle #3: BHE and BLE Controlled [3, 1.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 13 of 24 AutoStore/Power Up RECALL Parameters Descrip tion 20 ns 25 ns 45 ns Unit Min Max Min Max Min Max t HRECALL [17] Power Up R.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 14 of 24 Sof tware Controlled STORE/RECALL Cycle In the following table, the software controlled STORE and RECALL cycle parameters are listed.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 15 of 24 Hardware STORE Cycle Parameters Description 20 ns 25 ns 45 ns Unit Min Max Min Max Min Max t DHSB HSB T o Output Active Ti.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 16 of 24 T ruth T able For SRAM Operations HSB should remain HIGH for SRAM Operations.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 17 of 24 Ordering Information Speed (ns) Ordering Code Package Diagram Package T ype Operating Range 20 CY14B108L-ZS20XCT 51-85087 .
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 18 of 24 45 CY14B108L-ZS45XCT 51-85087 44-pin TSOP II Commercial CY14B108L-ZS45XC 51-850 87 44-pin TSOP II CY14B108L-ZS45XIT 51-850.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 19 of 24 Part Numbering Nomenclature Option: T - T ape & Reel Blank - S td. S peed: 20 - 20 ns 25 - 25 ns Data Bus: L - x8 N - x16 Density: 108 - 8 Mb V oltage: B - 3.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 20 of 24 Package Diagrams Figure 15. 44-Pin TSOP II (51-85087) MAX MIN. DIMENSION IN MM (INCH) 11.938 (0.470) PLANE SEATING PIN 1 I.D. 44 1 18.517 (0.729) 0.800 BSC 0° -5° 0.400(0.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 21 of 24 Figure 16. 48 -Ball FBGA - 6 mm x 10 mm x 1.2 mm (51-8512 8) Package Diagrams (continued) A 1 A1 CORNER 0.75 0.75 Ø0.30±0.05(48X) Ø0.25 M C A B Ø0.05 M C B A 0.15(4X) 0.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 22 of 24 Figure 17. 54-Pin TSOP II (51-85160) Package Diagrams (continued) 51-85160 -** [+] Feedback.
PRELIMINARY CY14B108L, CY14B108N Document #: 001-45523 Rev . *B Page 23 of 24 Document History Page Document Title: CY14B108L/CY14B108N 8 Mbit (1024K x 8/512K x 16) nvSRAM Document Number: 001-45523 Rev .
Document #: 001-45523 Rev . *B Revised March 19, 2009 Page 24 of 24 AutoS tore and QuantumT rap are registered trademar ks of Cypress Semicondu ctor Corporation . All product s and company na mes mentio ned in this document are the trademark s of their respe ctive holders.
デバイスCypress CY14B108Lの購入後に(又は購入する前であっても)重要なポイントは、説明書をよく読むことです。その単純な理由はいくつかあります:
Cypress CY14B108Lをまだ購入していないなら、この製品の基本情報を理解する良い機会です。まずは上にある説明書の最初のページをご覧ください。そこにはCypress CY14B108Lの技術情報の概要が記載されているはずです。デバイスがあなたのニーズを満たすかどうかは、ここで確認しましょう。Cypress CY14B108Lの取扱説明書の次のページをよく読むことにより、製品の全機能やその取り扱いに関する情報を知ることができます。Cypress CY14B108Lで得られた情報は、きっとあなたの購入の決断を手助けしてくれることでしょう。
Cypress CY14B108Lを既にお持ちだが、まだ読んでいない場合は、上記の理由によりそれを行うべきです。そうすることにより機能を適切に使用しているか、又はCypress CY14B108Lの不適切な取り扱いによりその寿命を短くする危険を犯していないかどうかを知ることができます。
ですが、ユーザガイドが果たす重要な役割の一つは、Cypress CY14B108Lに関する問題の解決を支援することです。そこにはほとんどの場合、トラブルシューティング、すなわちCypress CY14B108Lデバイスで最もよく起こりうる故障・不良とそれらの対処法についてのアドバイスを見つけることができるはずです。たとえ問題を解決できなかった場合でも、説明書にはカスタマー・サービスセンター又は最寄りのサービスセンターへの問い合わせ先等、次の対処法についての指示があるはずです。