CypressメーカーCY7C1314AV18の使用説明書/サービス説明書
ページ先へ移動 of 21
PRELIMINARY 18-Mb QDR™-II SRAM 2-W ord Burst Architecture CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 Cypress Semiconductor Corpora tion • 3901 North First S treet • San Jose , CA 95134 • 408-943-2600 Document #: 38-05497 Rev .
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 2 of 21 Selection Guide 167 MHz 133 MHz Unit Maximum Operating Freq uency 167 133 MHz Maximum Operating Curren t 800 700 mA Logic Block Diagram (CY7C1312A V18) CLK A (18:0) Gen.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 3 of 21 Pin Configurations CY7C1310A V18 (2M × 8) – 1 1 × 15 BGA 23 45 6 7 1 A B C D E F G H J K L M N P R .
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 4 of 21 Pin Definitions Pin Name I/O Pin Description D [x:0] Input- Synchronous Data input signals, sampled on the rising edge of K and K clocks during valid write operations .
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 5 of 21 Q [x:0] Outputs- Synchronous Data Output signals . These pins drive out the reque st ed data during a Read operati on. V alid data is driven out on the ri sing edge of both the C and C clocks during Read operations or K and K when in single clock mode.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 6 of 21 Introduction Functional Overview The CY7C1310A V18/CY7C1312A V18/CY7C1314A V18 are synchronous pi pelined Burst SRAMs equipped with both a Read port and a Write port.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 7 of 21 Depth Exp ansion The CY7C1312A V18 has a Port Select input for each port. This allows for easy depth expansion. Both Port Selects are sampled on the rising edge of the Positive Input Clock only (K).
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 8 of 21 Write Cycl e Descriptions (CY7C1310A V18 and CY7C1312A V18) [2, 8] BWS 0 BWS 1 KK Comment s L L L-H –.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 9 of 21 Maximum Ratings (Above which useful l ife may be impaired.) S torage T emperature ............. .............. ...... –65°C to +150°C Ambient T emperature with Power Applied .
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 10 of 21 Switching Characteristics Over the Operating Range [1 6,17] Cypress Consortium Description 167 MHz 133 MHz Unit Parameter Parameter Min. Max. Min. Max. t CYC t KHKH K Clock and C Clock Cycle T ime 6.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 1 1 of 21 Cap acit ance [20] Parameter Descripti on T est Conditions Max. Unit C IN Input Capacitance T A = 25 ° C, f = 1 MHz, V DD = 1.8V V DDQ = 1.5V 5p F C CLK Clock Input Capacitance 6 pF C O Output Capacitance 7 pF AC T est Loads and W aveforms Note: 20.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 12 of 21 Switching W aveforms [21,22,23] Notes: 21. Q00 refers to output from address A0. Q01 refers to out put from the next internal burst address following A0 i.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 13 of 21 IEEE 1 149.1 Serial Boundary Sc an (JT AG) These SRAMs incorporate a serial bo undary scan test access port (T AP) in the FBGA package. This part is fully compliant with IEEE S tandard #1 149.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 14 of 21 is loaded into the instruction register upon power-up or whenever the T AP controller is given a test logic reset state.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 15 of 21 Note: 24. The 0/1 next to each state represent s the value at TMS at the rising edge of TCK.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 16 of 21 T AP Controller Block Diagram T AP Electric al Characteristics Over the Operating R ange [9,12,25] Parameter Description T est Conditions Min. Max. Unit V OH1 Output HIG H V oltage I OH = − 2.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 17 of 21 T AP AC Switc hing Characteristics Over the Operating Range [26, 27] Parameter Description Min.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 18 of 21 Identification Register Definitions Instruction F ield CY7C1310A V18 CY7C1312A V18 CY7C1314 A V18 Description 2M x 8 1M x 18 512K x 36 Revision Number (31:29) 000 000 000 V ersion number.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 19 of 21 30 1 1F 31 1 1G 32 9F 33 10F 34 1 1E 35 10E 36 10D 37 9E 38 10C 39 1 1D 40 9C 41 9D 42 1 1B 43 1 1C 44.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 20 of 21 QDR SRAMs and Quad Data Rate SRAMs comprise a new family of products developed by Cypress, Hi tachi, IDT , NEC and Samsung technology . All product and company names mentioned in th is documen t are the trademarks of their respe ctive holders.
CY7C1310A V18 CY7C1312A V18 CY7C1314A V18 PRELIMINARY Document #: 38-05497 Rev . *A Page 21 of 21 Document History Page Document Title: CY7C1310 A V18/CY7C1312A V18/CY7C1314A V1 8 18-Mb QDR™-II SRAM 2-Word Burst Architecture Document Number: 38-05497 REV .
デバイスCypress CY7C1314AV18の購入後に(又は購入する前であっても)重要なポイントは、説明書をよく読むことです。その単純な理由はいくつかあります:
Cypress CY7C1314AV18をまだ購入していないなら、この製品の基本情報を理解する良い機会です。まずは上にある説明書の最初のページをご覧ください。そこにはCypress CY7C1314AV18の技術情報の概要が記載されているはずです。デバイスがあなたのニーズを満たすかどうかは、ここで確認しましょう。Cypress CY7C1314AV18の取扱説明書の次のページをよく読むことにより、製品の全機能やその取り扱いに関する情報を知ることができます。Cypress CY7C1314AV18で得られた情報は、きっとあなたの購入の決断を手助けしてくれることでしょう。
Cypress CY7C1314AV18を既にお持ちだが、まだ読んでいない場合は、上記の理由によりそれを行うべきです。そうすることにより機能を適切に使用しているか、又はCypress CY7C1314AV18の不適切な取り扱いによりその寿命を短くする危険を犯していないかどうかを知ることができます。
ですが、ユーザガイドが果たす重要な役割の一つは、Cypress CY7C1314AV18に関する問題の解決を支援することです。そこにはほとんどの場合、トラブルシューティング、すなわちCypress CY7C1314AV18デバイスで最もよく起こりうる故障・不良とそれらの対処法についてのアドバイスを見つけることができるはずです。たとえ問題を解決できなかった場合でも、説明書にはカスタマー・サービスセンター又は最寄りのサービスセンターへの問い合わせ先等、次の対処法についての指示があるはずです。