CypressメーカーCY7C1330AV25の使用説明書/サービス説明書
ページ先へ移動 of 19
PRELIMINARY 18-Mbit (512K x 36/1Mbit x 18) Pipelined Register-Register Late W rite CY7C1330A V25 CY7C1332A V25 Cypress Semiconductor Corpora tion • 198 Champion Cou rt • San Jose , CA 95134-1 709 • 408-943-2 600 Document No : 001-0784 4 Rev . *A Revised September 20, 2006 Features • Fast clock speed: 250, 200 MHz • Fast access time: 2.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 2 of 19 Selection Guide CY7C1330A V2 5-250 CY7C1332A V2 5-250 CY7C1330A V25-200 CY7C1332A V25- 200 Unit Maximum Access T i me 2.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 3 of 19 Pin Definitions Name I/O T ype Descriptio n A Input- Synchronous Address Inp uts used to select one of the address locations . Sampled at the risi ng edge of the K. BWS a BWS b BWS c BWS d Input- Synchronous Byte Write Select Inputs, active LOW .
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 4 of 19 Introduction Functional Overview The CY7C1330A V25 an d CY7C1332A V25 are synchronous- pipelined Late Write SRAMs running at speeds up to 250 MHz. All synchronous inputs pass through input registers controlled by the rising edge of the clock.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 5 of 19 guaranteed. The d evice must be deselecte d prior to entering the “sleep” mode. CE must remain inactive for the duration of t ZZREC after the ZZ input returns LOW .
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 6 of 19 IEEE 1 149.1 Serial Boundary Scan (JT AG) These SRAMs incorporate a serial bo undary scan test access port (T AP) in the FBGA package. This port operates in accor- dance with IEEE S tand ard 1 149.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 7 of 19 EXTEST EXTEST is a mandatory 1 149.1 instruction which is to be executed whenever the instru cti on register is loaded with all 0s. EXTEST is not implemented in this SRAM T AP controller, and therefore this device is not co mpliant to 1 149.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 8 of 19 Note: 6. The 0/1 next to each state re present s the value at TMS at the rising edge of TCK.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 9 of 19 T AP Controller Block Diagram T AP Electrical Characteristics Over the Operating Range [7, 8, 9] Parameter Description T est Conditio ns Min. Max. Unit V OH1 Output HIGH V oltage I OH = − 2.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 10 of 19 t CH Capture Hold after Clock Rise 5 ns Output Times t TDOV TCK Clock LOW to TDO V alid 10 ns t TDOX TCK Clock LOW.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 1 1 of 19 Scan Register Sizes Register Name Bit Size—CY7C1330A V25 Bit Size—CY7C1332A V25 Instruction 3 3 Bypass 1 1 ID 32 32 Boundary Scan 70 51 Instruction Codes Instruction Code Description EXTEST 000 Captures the Inpu t/Output ring contents.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 12 of 19 Boundary Scan Order (512K x 36) Bit # Bump ID Bit # Bump ID Bit # Bump ID 15 R 2 5 6 F 4 9 2 H 24 P 2 6 7 E 5 0 1 .
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 13 of 19 Maximum Ratings (Above which the useful life may be impaired. For user guide- lines, not tested.) S torage T emperature ............. .............. ...... –65°C to +150°C Ambient T emperature with Power Applied .
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 14 of 19 AC T est Loads and W aveforms Notes: 17. T ested initially and after any design or proc ess change that may aff ect these parameters. 18. Unless otherwise noted, test conditions a ssume signal tran siti on time of 2 V/ns, timing referen ce levels of 0.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 15 of 19 Switching Characteristics [18, 19, 20, 21] Parameter Descrip tion 250 200 Unit Min. Max. M in. Max. t Power V CC (typical) to the First Access Read or Write [22] 11 m s Clock t CYC Clock Cycle Time 4.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 16 of 19 Switching W aveforms READ/WRITE/DESELECT Sequence (OE Controlled) [23, 24, 25, 26] Notes: 23. The combination of WE and BWS x (x = a, b, c, d for x36 and x = a, b for x18) define a write cycle (see Write Cycle Description table).
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 17 of 19 READ/WRITE/DESELECT Sequence (CE Controlled) Switching W aveforms (continued) CLK CE t CYC t CH t CL t CES t CEH =.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 18 of 19 © Cypress Semi con duct or Cor po rati on , 20 06 . The information con t a in ed he re i n is su bject to change withou t notice.
PRELIMINARY CY7C1330A V25 CY7C1332A V25 Document No: 001-07844 Rev . *A Page 19 of 19 Document History Page Document Title: CY7C1330A V25/CY7C1332A V25 18-Mbit (512K x 36/1Mbit x 18) Pipelined Regi ster-Register Late Write SRAM Document Numb er: 001-0784 4 REV .
デバイスCypress CY7C1330AV25の購入後に（又は購入する前であっても）重要なポイントは、説明書をよく読むことです。その単純な理由はいくつかあります：
Cypress CY7C1330AV25をまだ購入していないなら、この製品の基本情報を理解する良い機会です。まずは上にある説明書の最初のページをご覧ください。そこにはCypress CY7C1330AV25の技術情報の概要が記載されているはずです。デバイスがあなたのニーズを満たすかどうかは、ここで確認しましょう。Cypress CY7C1330AV25の取扱説明書の次のページをよく読むことにより、製品の全機能やその取り扱いに関する情報を知ることができます。Cypress CY7C1330AV25で得られた情報は、きっとあなたの購入の決断を手助けしてくれることでしょう。
Cypress CY7C1330AV25を既にお持ちだが、まだ読んでいない場合は、上記の理由によりそれを行うべきです。そうすることにより機能を適切に使用しているか、又はCypress CY7C1330AV25の不適切な取り扱いによりその寿命を短くする危険を犯していないかどうかを知ることができます。
ですが、ユーザガイドが果たす重要な役割の一つは、Cypress CY7C1330AV25に関する問題の解決を支援することです。そこにはほとんどの場合、トラブルシューティング、すなわちCypress CY7C1330AV25デバイスで最もよく起こりうる故障・不良とそれらの対処法についてのアドバイスを見つけることができるはずです。たとえ問題を解決できなかった場合でも、説明書にはカスタマー・サービスセンター又は最寄りのサービスセンターへの問い合わせ先等、次の対処法についての指示があるはずです。
