CypressメーカーCY7C1353Gの使用説明書/サービス説明書
ページ先へ移動 of 13
4-Mbit (256K x 18) Flow-through SRAM wi t h N o BL™ Ar c hi tectu r e CY7C1353G Cypress Semiconductor Corpora tion • 198 Champion Cou rt • San Jose , CA 95134-1 709 • 408-943-2 600 Document #: 38-05515 Rev .
CY7C1353G Document #: 38-05515 Rev . *E Page 2 of 13 Selection Guide 133 MHz 100 MHz Unit Maximum Access T ime 6.5 8.0 ns Maximum Operating Curren t 225 205 mA Maximum CMOS S tandby Cu rrent 40 40 mA .
CY7C1353G Document #: 38-05515 Rev . *E Page 3 of 13 Pin Definitions Name IO Description A 0 , A 1 , A Input- Synchronous Address Inputs used to select one of the 25 6K address locations . Sampled at the rising edge of the CLK. A [1:0] are fed to the two-bit burst counter .
CY7C1353G Document #: 38-05515 Rev . *E Page 4 of 13 Functional Overview The CY7C1353G is a synchronous flow-thro ugh burst SRAM designed specifically to el iminate wait states during Write-Read transitions. All synchronous inputs pass through input registers controlled by the rising edge of the clock.
CY7C1353G Document #: 38-05515 Rev . *E Page 5 of 13 Linear Burst Address T a ble (MODE = GND) First Address A1, A0 Second Address A1, A0 Third Address A1, A0 Fourth Address A1, A0 00 01 10 1 1 01 10 .
CY7C1353G Document #: 38-05515 Rev . *E Page 6 of 13 Partial T ruth T able for Read/W rite [2, 3, 9] Function WE BW A BW B Read HX X Write – No bytes written L H H Write Byte A – (DQ A and DQP A )L L H Write Byte B – (DQ B and DQP B )L H L Write All Bytes L L L Note: 9.
CY7C1353G Document #: 38-05515 Rev . *E Page 7 of 13 Maximum Ratings Exceeding maximum rati ngs may impair the useful life of the device. These user guid elines are not tested. S torage T emperature ............. .............. ...... –65°C to +150°C Ambient T emp erature with Power Applied .
CY7C1353G Document #: 38-05515 Rev . *E Page 8 of 13 . Cap acit ance [12] Parameter Descr iption T est Co nditions 100 TQFP Max Unit C IN Input Capacitance T A = 25°C, f = 1 MHz, V DD = 3.
CY7C1353G Document #: 38-05515 Rev . *E Page 9 of 13 Switching Characteristics Over the Operating Range [17, 18] Parameter Description –133 –100 Unit Min Max Min Max t POWER V DD (T ypical) to the first Access [13] 11 m s Clock t CYC Clock Cycle T ime 7.
CY7C1353G Document #: 38-05515 Rev . *E Page 10 of 13 Switching W aveforms Read/Write W avefo rms [19, 20, 21] Notes: 19. For this waveform ZZ is tied low . 20.When CE is LOW , CE 1 is LOW , CE 2 is HIGH and CE 3 is LOW . When CE is HIGH , CE 1 is HIGH or CE 2 is LOW or CE 3 is HIGH.
CY7C1353G Document #: 38-05515 Rev . *E Page 1 1 of 13 NOP , ST ALL and DESELECT Cycles [1 9, 20, 22] ZZ Mode Timing [23,24] Notes: 22.The IGNORE CLOCK EDGE or ST ALL cycle (Clock 3) illustrates CEN being used to create a pau se. A write is not performed durin g this cycle.
CY7C1353G Document #: 38-05515 Rev . *E Page 12 of 13 © Cypress Semicon ductor Corporat ion, 2004- 2007. The informat ion contai ned herein is sub ject to change withou t notice. Cypress Semiconductor Corporation assumes no responsibility for the use of any circuitry othe r than circuitr y embodied in a Cypress prod uct.
CY7C1353G Document #: 38-05515 Rev . *E Page 13 of 13 Document History Page Document Title: CY7C1353G 4-Mbit (256K x 18) Flow-throug h SRAM with NoBL™ Architecture Document Number: 38-05515 REV .
デバイスCypress CY7C1353Gの購入後に（又は購入する前であっても）重要なポイントは、説明書をよく読むことです。その単純な理由はいくつかあります：
Cypress CY7C1353Gをまだ購入していないなら、この製品の基本情報を理解する良い機会です。まずは上にある説明書の最初のページをご覧ください。そこにはCypress CY7C1353Gの技術情報の概要が記載されているはずです。デバイスがあなたのニーズを満たすかどうかは、ここで確認しましょう。Cypress CY7C1353Gの取扱説明書の次のページをよく読むことにより、製品の全機能やその取り扱いに関する情報を知ることができます。Cypress CY7C1353Gで得られた情報は、きっとあなたの購入の決断を手助けしてくれることでしょう。
Cypress CY7C1353Gを既にお持ちだが、まだ読んでいない場合は、上記の理由によりそれを行うべきです。そうすることにより機能を適切に使用しているか、又はCypress CY7C1353Gの不適切な取り扱いによりその寿命を短くする危険を犯していないかどうかを知ることができます。
ですが、ユーザガイドが果たす重要な役割の一つは、Cypress CY7C1353Gに関する問題の解決を支援することです。そこにはほとんどの場合、トラブルシューティング、すなわちCypress CY7C1353Gデバイスで最もよく起こりうる故障・不良とそれらの対処法についてのアドバイスを見つけることができるはずです。たとえ問題を解決できなかった場合でも、説明書にはカスタマー・サービスセンター又は最寄りのサービスセンターへの問い合わせ先等、次の対処法についての指示があるはずです。
