Cypress SemiconductorメーカーCY7C1231Hの使用説明書/サービス説明書
ページ先へ移動 of 12
2-Mbit (128K x 18) Flow-Through SRAM with NoBL™ Architecture CY7C1231H Cypress Semiconductor Corpora tion • 198 Champion Cou rt • San Jose , CA 95134-1 709 • 408-943-2 600 Document #: 001-00207 Rev .
CY7C1231H Document #: 001-00207 Rev . *B Page 2 of 12 Selection Guide 133 MHz Unit Maximum Access T i me 6.5 ns Maximum Operating Current 225 mA Maximum CMOS S tandby Current 40 mA Pin Configuration 1.
CY7C1231H Document #: 001-00207 Rev . *B Page 3 of 12 Pin Definitions Name I/O Descrip tion A 0 , A 1 , A Input- Synchronous Address Inputs used to select one of th e 128K address locations . Sampled at the rising edge of the CLK. A [1:0] are fed to the two-bit burst counter .
CY7C1231H Document #: 001-00207 Rev . *B Page 4 of 12 Functional Overview The CY7C1231H is a synchronous flow-through burst SRAM designed specifically to el iminate wait states during Write-Read transitions. All synchronous inputs pass through input registers controlled by the rising edge of the clock.
CY7C1231H Document #: 001-00207 Rev . *B Page 5 of 12 Linear Burst Address T able (MODE = GND) First Address A1, A0 Second Address A1, A0 Third Address A1, A0 Fourth Address A1, A0 00 01 10 1 1 01 10 .
CY7C1231H Document #: 001-00207 Rev . *B Page 6 of 12 Maximum Ratings (Above which the useful life may be impaired. For user guide- lines, not tested.) S torage T emperature ............. .............. ...... –65°C to + 150°C Ambient T emperature with Power Applied .
CY7C1231H Document #: 001-00207 Rev . *B Page 7 of 12 Cap acit ance [1 1] Parameter Description T est Conditions 100 TQFP Max. Unit C IN Input Capacitance T A = 25°C , f = 1 MHz, V DD = 3.
CY7C1231H Document #: 001-00207 Rev . *B Page 8 of 12 Switching Characteristics Over the Operating Range [12, 13] Parameter Description -133 Unit Min. Max. t POWER V DD (T ypical) to the first Access [14] 1 ms Clock t CYC Clock Cycle T ime 7.5 ns t CH Clock HIGH 2.
CY7C1231H Document #: 001-00207 Rev . *B Page 9 of 12 Switching W aveforms Read/Write W aveforms [18, 19, 20] Notes: 18. For this waveform ZZ is tied LOW . 19. When CE is LOW , CE 1 is LOW , CE 2 is HIGH and CE 3 is LOW. When CE is HIGH, CE 1 is HIGH or CE 2 is LOW or CE 3 is HIGH.
CY7C1231H Document #: 001-00207 Rev . *B Page 10 of 12 NOP , ST ALL and Des elect Cyc les [1 8, 19, 21] ZZ Mode T iming [22, 23] Notes: 21. The IGNORE CLOCK EDGE or ST ALL cycle (Clock 3) illustrated CEN being used to create a pause. A writ e is not perform ed during this cycle.
CY7C1231H Document #: 001-00207 Rev . *B Page 1 1 of 12 © Cypress Semi con duct or Cor po rati on , 20 06 . The information contained he re i n is su bj ect to ch ange without notice. Cypress S em ic on duct or Corpo ration assu mes no resp onsib ility for th e u se of any circuitry o ther than circui try embodied i n a Cypress prod uct.
CY7C1231H Document #: 001-00207 Rev . *B Page 12 of 12 Document History Page Document Title: CY7C1231H 2-Mbit (128K x 18) Flow-Through SRAM with NoBL™ Archite ctur e Document Numb er: 001-00207 REV .
デバイスCypress Semiconductor CY7C1231Hの購入後に（又は購入する前であっても）重要なポイントは、説明書をよく読むことです。その単純な理由はいくつかあります：
Cypress Semiconductor CY7C1231Hをまだ購入していないなら、この製品の基本情報を理解する良い機会です。まずは上にある説明書の最初のページをご覧ください。そこにはCypress Semiconductor CY7C1231Hの技術情報の概要が記載されているはずです。デバイスがあなたのニーズを満たすかどうかは、ここで確認しましょう。Cypress Semiconductor CY7C1231Hの取扱説明書の次のページをよく読むことにより、製品の全機能やその取り扱いに関する情報を知ることができます。Cypress Semiconductor CY7C1231Hで得られた情報は、きっとあなたの購入の決断を手助けしてくれることでしょう。
Cypress Semiconductor CY7C1231Hを既にお持ちだが、まだ読んでいない場合は、上記の理由によりそれを行うべきです。そうすることにより機能を適切に使用しているか、又はCypress Semiconductor CY7C1231Hの不適切な取り扱いによりその寿命を短くする危険を犯していないかどうかを知ることができます。
ですが、ユーザガイドが果たす重要な役割の一つは、Cypress Semiconductor CY7C1231Hに関する問題の解決を支援することです。そこにはほとんどの場合、トラブルシューティング、すなわちCypress Semiconductor CY7C1231Hデバイスで最もよく起こりうる故障・不良とそれらの対処法についてのアドバイスを見つけることができるはずです。たとえ問題を解決できなかった場合でも、説明書にはカスタマー・サービスセンター又は最寄りのサービスセンターへの問い合わせ先等、次の対処法についての指示があるはずです。
